一种基于FPGA的8B/10B编解码电路的设计与实现

摘要：

为提高8B/10B编解码电路的速度和实现低资源消耗,根据8B/10B编解码真值表的内在相关性和编码特点,采用降低查找表个数的方法,给出一种基于查找表的8B/10B编解码电路设计方案.实验仿真和数据分析显示,新方案较现有方案速度更高,资源消耗更低.

关键词：8B/10B、FPGA、直流平衡、查找表、不平衡度

所属期刊栏目：15

分类号：TN76(基本电子电路)

在线出版日期：2011-02-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：27-29,52