G比特级通用可逆计数器的CMOS电路设计

摘要：

在数字锁相环中,可逆计数器是组成数字滤波器的关键电路,本文讨论了通用可逆计数器的工作原理,推导出了电路的逻辑表达式,并设计了五位且可扩展的可逆计数器的电路原理图.采用仿真器NC-Verilog进行了功能验证,同时采用CMOS电路实现了整体功能,最后利用Cadence的Spectre给出了该电路在0.18um CMOS工艺下的晶体管级仿真结果,电路最高工作频率可以达到1.25GHz;而利用Synopsys的Design Compiler对规范书写的Verilog模块在相同工艺下进行逻辑综合得到的电路最高频率只能达到800MHz.

关键词：可逆计数器、CMOS、逻辑综合、锁相环、GBPS

所属期刊栏目：13

分类号：TN47(微电子学、集成电路（IC）)

资助基金：陕西省科技攻关项目"2.5Gb/s超高速串行收发器芯片及IP核开发"2004k05-G4;西安邮电学院中青年科研基金项目"2.5Gb/s时钟数据恢复电路的设计与开发"ZL2007-15

在线出版日期：2008-12-02（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：8-12