SystemVerilog与Verilog描述状态机(FSM)之比较

摘要：

由于状态机不仅是一种电路的描述工具,而且也是一种思想方法,因而在电路设计的系统级和RTL级有着广泛的应用.如何编写出高质量、易维护和可复用的RTL级代码,这既对硬件工程师提出了新的挑战,又对硬件描述语言的抽象层次、语义及语法也提出了更高的要求.本文详细描述了如何使用新的SystemVerilog来构建FSM的寄存器传输级(RTL)编码技术,并且将现存有效的RTL编码风格与新的增强的SystemVerilog编码风格进行比较,以显示SystemVerilog在构建FSM中的优势.

关键词：SystemVerilog、Verilog、状态机(FSM)、寄存器传输级(RTL)、编码风格(Coding Style)

所属期刊栏目：13

分类号：TP332.1(计算技术、计算机技术)

在线出版日期：2008-06-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：106-110