基于DSP Builder的非传统定点数加法器的设计

摘要：

本文提出了利用DSP Builder来设计与实现非传统定点数加法器的新方法.DSP Builder是Altera公司推出的一个基于FPGA的系统级的数字信号处理开发工具,非传统定点数的加法器广泛应用于特殊用途的高速运算器中.本文采用优化技术,用DSP Builder设计与实现了基于SD编码的无进位延时的快速加法电路,通过计算机仿真,取得了满意的结果.

关键词：FPGA、DSP Builder、SD编码、无进位延时

所属期刊栏目：13

分类号：TN915

资助基金：陕西省教育厅资助项目06JK198

在线出版日期：2008-04-03（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：10-13