10.3969/j.issn.1007-3264.2006.05.008
以太网中8位并行CRC-32软核设计
研究以太网系统中帧校验序列(FCS)的并行处理方法.根据串行CRC-32编码原理,导出并行CRC-32编码算法,并且给出Verilog HDL语言设计的并行CRC-32软核.使其能够方便、灵活的应用到高速以太网系统设计中.
CRC码、CRC-32软核、Verilog HDL语言
11
TN911.22
2006-10-16(万方平台首次上网日期,不代表论文的发表时间)
共4页
32-35