10.3969/j.issn.1673-064X.2014.01.020
采用Karatsuba算法在FPGA上实现双精度浮点乘法
双精度浮点运算广泛应用于数值计算和信号处理中,在IEEE754标准中实现两个双精度浮点乘法需要一个53 bit×53 bit的尾数乘法器,这样的一个乘法器若采用FPGA实现需要大量的硬件资源.将Karatsuba算法应用于浮点运算器中,采用FPGA实现了一个浮点乘法器,与传统方法相比该乘法器占用硬件资源较少.
双精度浮点数、浮点乘法、Karatsuba算法、FPGA
29
TP302.2(计算技术、计算机技术)
国家自然基金资助项目51074125
2014-04-09(万方平台首次上网日期,不代表论文的发表时间)
共4页
98-100,105