Radix-16 Booth流水线乘法器的设计

摘要：

设计了一种新颖的32×32位高速流水线乘法器结构.该结构所采用的新型Radix-16 Booth算法吸取了冗余Booth编码与改进Booth编码的优点,能简单、快速地产生复杂倍数.设计完成的乘法器只产生9个部分积,有效降低了部分积压缩阵列的规模与延时.通过对5级流水线关键路径中压缩阵列和64位超前进位(CLA)加法器的优化设计,减少了乘法器的延时和面积.经现场可编程逻辑器件仿真验证表明,与采用Radix-8 Booth算法的乘法器相比,该乘法器速度提高了11%,硬件资源减少了3%.

关键词：乘法器、Booth算法、流水线、压缩阵列

所属期刊栏目：40

分类号：TN47(微电子学、集成电路（IC）)

在线出版日期：2006-11-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：1111-1114,1133