10.3969/j.issn.1003-3114.2023.04.021
GMSK多通道接收机的非相干解调算法及FPGA实现
针对硬件资源受限的高斯最小频移键控(Gaussian Filtered Minimum Shift Keying,GMSK)信号多通道接收机,设计了一种硬件资源占用极少、译码性能良好的解调算法.对通用数字环路硬件资源进行优化,提出了一种改进算法,将环路捕获速度提升了 5 倍,引入一种位同步算法,该算法同步精度高、占用硬件资源少、采样率低、易于工程实现.并对 2-bit差分解调算法进行改进,完成差分解调模块设计.测试结果表明,改进后的差分解调算法比改进前译码性能提升了约 2 dB.该解调算法与理论值相比仅有 0.6 dB 的解调损耗,具有良好的解调性能,满足工程实际应用需求.
高斯最小频移键控、通用数字环、位同步、2-bit差分解调、FPGA
49
V556.1(地面设备、试验场、发射场、航天基地)
2023-08-15(万方平台首次上网日期,不代表论文的发表时间)
共7页
746-752