10.3969/j.issn.1003-3114.2019.04.008
适合短突发通信的定时同步算法仿真与FPGA实现
在突发通信系统中,快速、高效地完成定时同步对接收机正确接收有重要意义,针对短突发信号持续时间短、不连续的特点,讨论了一种前馈式内插结合数字滤波平方定时频域的定时同步算法.该算法不需要调整本地采样时钟,通过对当前突发信号的采样点进行插值获得最佳采样时刻的采样值,从而实现突发信号的符号定时同步.通过Matlab仿真,给出了不同信噪比条件下算法能适用的短突发最短符号长度以及算法的性能损失.最后给出了算法的FPGA实现方案.
短突发通信、符号同步、内插滤波、FPGA、定时误差估计
45
TP911
国家部委基金
2019-07-03(万方平台首次上网日期,不代表论文的发表时间)
共4页
374-377