数字锁相环提取位同步信号的改进与实现

摘要：

传统的数字锁相环电路通过相位比较器控制添/扣门调整分频器计数脉冲从而调整相位,但每次仅能调整一步.这不能满足快速建立位同步的要求且对相位调整的步进也缺乏灵活性.提出了用可编程器件实现改进型数字锁相环的方案,使得相位比较器在判决的同时计算出分频器分频计数值误差,并用得出的误差值去补偿分频器的分频计数值.同时将分频器、添门务扣门合并为一个可以加载不同模值的可变模分频器,解决了原来数字锁相环位同步建立慢的缺点.该方法通过VHDL语言实现,并在Quartus Ⅱ上验证通过,实现了位同步信号的提取.

关键词：位同步、数字锁相环、可变模分频器

所属期刊栏目：41

分类号：TN914.3

资助基金：国家科技重大专项2012ZX03001033;中央高校基本科研业务费专项0800219174

在线出版日期：2015-02-02（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：74-76