SoC逻辑综合阶段的时序收敛方法

摘要：

在现代深亚微米专用集成电路(ASIC)设计流程中,为使电路性能达到设计者的预期目标,并满足电路工作环境的要求,必须对一个电路设计进行诸如时序、面积和负载等多方面的约束.针对当前SoC设计综合面对的挑战,结合实际项目中的经验,提出了一种有效的对序收敛方法.该方法通过合理利用锁存器的特点设置虚假时钟占空比以及硬化时钟管理模块等方法,能够有效地改善时序,得到了预期的综合结果；从而降低了后端设计难度,减少了整个后端流程的反复时间,加快了设计周期.

关键词：SoC设计、时序收敛、时钟、综合

所属期刊栏目：39

分类号：TN43(微电子学、集成电路（IC）)

在线出版日期：2013-09-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：70-72