10.3969/j.issn.1003-3114.2011.04.017
一种板间高速传输系统的设计与实现
通过分析通用并行总线的技术特点,提出了一种基于可变程门阵列器件(FPGA)的高速数据传输总线的设计方法。阐述了高速并行传输的实现原理,并结合板间传输的应用提出了详细的设计方案。对设计方案中的发送模块、底板传输模块、接收模块、跨时钟域同步分别进行说明,解释了整个传输过程的实现细节。最后与传统并行传输进行比较,提供了实际测试结果。
FPGA、高速传输、时延校准、SERDES
37
TH919.72
2012-04-21(万方平台首次上网日期,不代表论文的发表时间)
共3页
53-55