10.3969/j.issn.1003-3114.2004.01.003
一种RS码译码器的硬件实现方法
提出了一种RS系统码译码器的硬件实现结构.译码器采用时域译码算法,主要包括有限域并行乘法器、BM迭代算法、适合于缩短码的钱氏搜索算法、错误值计算的硬件电路,其运算结构规则,具有一定的通用性,因此适合于VLSI实现.
RS码、BM叠代算法、编码器、译码器
30
TP39(计算技术、计算机技术)
2005-10-27(万方平台首次上网日期,不代表论文的发表时间)
共3页
9-10,48
点击收藏,不怕下次找不到~
10.3969/j.issn.1003-3114.2004.01.003
RS码、BM叠代算法、编码器、译码器
30
TP39(计算技术、计算机技术)
2005-10-27(万方平台首次上网日期,不代表论文的发表时间)
共3页
9-10,48
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn