10.3969/j.issn.1007-757X.2011.01.002
基于FPGA的RAID6硬件加速器的实现
设计了基于FPIGA的RAID6磁盘阵列的硬件加速器,将占用大量CPU周期的RAID6校验算法,用FPGA硬件实现并设计了软件与加速器的交互接口,将CPU从繁重的计算任务中解放出来,系统的处理速度和响应速度得到很大提升.
RAID6FPGA、伽罗瓦域、里德-所罗门编码
27
TP33(计算技术、计算机技术)
2011-04-20(万方平台首次上网日期,不代表论文的发表时间)
共3页
5-6,15