10.3969/j.issn.1004-7018.2008.01.008
基于FPGA的优化SVPWM IP核
基于FPGA,提出了一种优化SVPWM IP核的电路实现方案,并通过了硬件测试.结果表明,借助简单的接口设计,微处理器就可凭借此IP核在0.1~800 Hz基波频率范围内,实现三相交流电机变频调速控制功能.此IP在有效降低功率器件开关损耗的同时,也大幅度降低了对处理器速度的要求,且处理器软件设计简单.
FPGA、电压矢量脉宽调制、正弦脉宽调制、开关损耗、优化
36
TM34(电机)
2008-06-02(万方平台首次上网日期,不代表论文的发表时间)
共5页
21-24,27