面向极低功耗收发器的分数锁相环架构设计

摘要：

分数锁相环的毛刺是噪声耦合到带内的原因之一,导致收发器使用更高的功率实现等同的灵敏度.针对该问题,提出一种基于可变幅度电荷泵(Variable Amplitude Charge Pump,VACP)和固定脉冲、可变周期信号发生器(Fixed Pulse Variable Period Signal Generator,FPVPSG)的低毛刺分数锁相环架构.在FPVPSG的驱动下,VACP的输出电流脉冲不仅有固定位置、固定宽度、可变幅度,而且有可变周期,用于根除参考毛刺和分数毛刺.基于Spectre的仿真结果表明,当参考频率fREF为20 MHz,小数分频为120.13,且瞬态和锁定时的周期分别为1/fREF和27/fREF时,20 MHz及其整数倍的参考毛刺被根除,10 MHz的分数毛刺较已有方案小19.67 dB,且其他分数毛刺均远小于已有方案.该结果表明推荐的分数锁相环架构可用于极低功耗收发器,在移动物联网和边缘计算领域有一定的应用前景.

关键词：极低功耗收发器、交调干扰、噪声、分数锁相环架构

分类号：TN74(基本电子电路)

在线出版日期：2020-07-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：43-45,48