10.3969/j.issn.2095-6835.2010.35.070
超低功耗10bit逐次逼近模数转换器
本文研究设计了一种基于CMOS 0.18um工艺下的30uw超低功耗10 bit逐次逼近模数转换器((SAR ADC).本结构为在1.2V低电源电压条件下使用全差分结构,使用1V作为参考电平,经前仿SNR有55.8dB.两个完全对称的电容阵列接入带自校准的比较器,比较器再接入存储器中.为了提高逐次逼近模数转换器的精度、匹配度以及减小整个电容面积,电容阵列采用了与以往传统结构不同的分级电容的方式,所有单元电容都使用相同大小样式的电容.芯片采用Chartered 0.18um工艺实现,并对芯片进行了测试.
逐次逼近模数转换器、超低功耗、全差分、自校准、电容阵列
26
T(工业技术)
2014-07-08(万方平台首次上网日期,不代表论文的发表时间)
共3页
177-179