10.3969/j.issn.2095-6835.2010.35.006
基于VHDL的生产线定时计数系统设计
定时计数系统在自动化生产线中有着广泛的用途.本文采用VHDL硬件描述语言,运用自顶向下的设计思想设计了生产线中定时计数系统.文中给出了系统硬件连接图、总体逻辑结构图并进行了逻辑仿真.结果表明,该定时计数系统设计功能正确,结构简单、控制精确.
定时计数、VHDL硬件描述语言、逻辑仿真
26
TP(自动化技术、计算机技术)
北京林业大学大学生科研训练计划项目"基于CPLD的微型计算机新型接口设计"91008
2014-07-08(万方平台首次上网日期,不代表论文的发表时间)
共3页
12-14