10.3969/j.issn.2095-6835.2010.27.044
一种通用并行CRC计算原理及其实现
基于多项式除法提出一种单字节高速并行CRC算法,利用此单字节CRC校验码和任意多字节CRC校验码之间的逻辑关系,用单牢节高速并行CRC算法可以实现任意字节长度数据的CRC校验码计算.基于FPGA器件以CRC-16编码为例,布线后仿真结果表明该算法在并行度为8-bit和16-hit时数据吞吐率分别可以达到1159.4 Mbps和2253.5Mbps,与已有的查表法和其他并行CRC算法相比,该算法具有速度高、节省逻辑资源的特点.
并行CRC、检错、多项式除法、FPGA
26
TP301(计算技术、计算机技术)
2014-07-08(万方平台首次上网日期,不代表论文的发表时间)
共3页
110-111,167