HSDPA中F-HARQ技术的FPGA实现

摘要：

高速下行分组接入(HSDPA)技术是实现提高3G网络高速下行数据传输速率最为重要的技术,F-HARQ为其核心技术.在分析各种混合重传请求技术(HARQ)原理基础上,完成发送端F-HARQ硬件模块的设计及其Verilog实现,并通过FPGA仿真验证,结果表明所设计的硬件模块发送速率达到50MHz.

关键词：高速下行分组接入、快速混合重传请求技术、FPGA

所属期刊栏目：26

分类号：N915(自然研究、自然历史)

在线出版日期：2014-07-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：122-123,70