10.3969/j.issn.2095-6835.2010.14.047
基于FPGA的双机容错仲裁器研究与设计
仲裁器是双机容错系统的关键部分.本文首先分析仲裁器的功能结构,分析双机系统的故障类型和检测方法,然后在FPGA芯片上,采用片内三模冗余技术和少数表决器方法设计仲裁器,并进行部分重配置设计.解决仲裁器的单点故障和故障累积问题,实现高可靠性的仲裁器设计,并设计相关测试方法完成测试工作.
FPGA、双机容错、三模冗余、部分重配置
26
TP302(计算技术、计算机技术)
2014-07-08(万方平台首次上网日期,不代表论文的发表时间)
共3页
113-115