重掺杂衬底CMOS电路的衬底噪声耦合模型

摘要：

本文为研究重掺杂衬底CMOS工艺中的耦合噪声建立了一个准确的衬底模型.该模型需要几个拟合的参数,可以从器件模拟或是实际测量中得到.基于CMOS 0.35um工艺,设计了一个带隙电压源电路,加入衬底电阻网格模型,对比了SPICE和实际测试的结果,验证了模型准确性,并探讨了衬底噪声的特性.

关键词：衬底噪声、CMOS集成电路、电阻网格模型

所属期刊栏目：26

分类号：TN43(微电子学、集成电路（IC）)

资助基金：基金申请人:张耀辉;项目名称:高速光学数字信号处理系统的研制;基金颁发部门:中国科学技术部2008DFB10040

在线出版日期：2014-07-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：181-183