10.3969/j.issn.2095-6835.2010.11.010
基于Wishbone总线的CRC32 IP核的设计
针对基于异或阵列实现的8bit CRC32硬件计算模块资源占用大、实测计算效率低的问题,设计了表格驱动的32bitCRC32硬件计算模块.并封装为wishbone总线接口的lP核,该IP核在Ahera FPGA上实测计算效率是快速软件算法的15倍.
CRC32、IP核、wishbone
26
TP332.1(计算技术、计算机技术)
山东科技大学春蕾计划资助
2014-07-08(万方平台首次上网日期,不代表论文的发表时间)
共3页
22-23,183