10.3969/j.issn.2095-6835.2010.08.056
基于FPGA的正交数字混频器的设计与验证
本文研究了用DDS加乘法器实现正交数字混频器的设计及其完整的验证方法,用DDS产生的正/余弦正交本振序列与模拟信号通过A/D采样数字化后的数字序列相乘,再通过数字低通滤波实现数字混频.其中DDS采用正弦和余弦渡形幅值存储功能依靠片内EAB实现,省去了片外ROM,符合片上系统(SoC)的思想;用MATLAB软件增强OUARTUS的仿真功能,得到的仿真结果完整而且直观.
FPGA、NCO、DDS、MATLAB
26
TN773(基本电子电路)
2014-07-08(万方平台首次上网日期,不代表论文的发表时间)
共3页
135-137