10.3969/j.issn.2095-6835.2010.05.057
基于DSP和FPGA的GPS-B码时统终端系统设计
介绍了一种基于DSP和FPGA的GPS-B码时统终端系统的设计方案,提出了一种利用FPGA对IRIG-B码进行解码的设计方法.详细论述了具体的设计方案及软硬件的实现.通过将快速的DSP与FPGA相结合的方案,研制了一套新颖的GPS-B时统终端系统.试验表明该系统具有较高的实时性和稳定性.
DSP、FPGA、GPS、IRIG-B码、时统终端
26
TP332(计算技术、计算机技术)
2014-07-08(万方平台首次上网日期,不代表论文的发表时间)
共3页
139-141