基于FPGA的可重构智能仪器设计

摘要：

传统测试仪器普遍存在生产出来后普通用户难以改变其相对固定的功能,无法满足多样性的测量.基于此本文开发了基于FPGA的可重构智能仪器,利用SOPC Builder软件在FPGA中嵌入了NiosⅡ处理器系统,采用可重构的应用框架技术利用HAL系统库进行软件设计.解决了由于测试对象复杂、测试设备多、测试资源利用率低所造成的测试系统的生产、维修成本过高,资源浪费等问题.

关键词：可重构技术、智能仪器、SOPC、FPGA、NiosⅡ

所属期刊栏目：25

分类号：TH7(仪器、仪表)

资助基金：基金申请人:肖明清;基金颁发部门:国防"十一五"武器装备预研基金委

在线出版日期：2014-07-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：159-161