10.3969/j.issn.2095-6835.2009.29.003
基于FPGA的高速异步FIFO的设计与实现
本文介绍了一种利用FPGA内部的大容量Block RAM做为存储单元,以Gray码对存储单元的读写地址进行编码,从而实现高速、大容量的异步FIFO的设计方法,给出逻辑设计的综合及仿真结果;并通过工具软件Chip scope在Xilinx公司的FPGA芯片XC4VFX60上进行了实践验证,最后结果表明该异步FIFO具有写入时钟为250MHz,读取时钟为400M,宽度为8bit,存储容量可以达到16KByte,且可以避免亚稳态的出现,性能稳定等优点.
FPGA、异步FIFO、高稳定性、Chip scope
25
TP391.8(计算技术、计算机技术)
相关研究成果受中国科学院国家天文台《空间探索计划》资助
2014-07-08(万方平台首次上网日期,不代表论文的发表时间)
共3页
6-8