10.3969/j.issn.1008-0570.2009.14.021
多端口SDRAM控制器的设计与实现
设计实现了一种基于FPGA的,可用于多数据缓存的、能够高效利用带宽的多端口SDRAM控制器.本文使用状态机的设计思想,采用Verilog硬件描述语言设计了时序控制程序.得到的SDRAM读写信号仿真波形图时序合理、逻辑正确.并成功应用到视频数据采集显示的系统中,能够达到实时显示的要求.
多端口、SDRAM控制器、FPGA
25
TM571.6(电器)
2009-07-03(万方平台首次上网日期,不代表论文的发表时间)
共3页
49-50,73