一种可重构的H.264帧内预测硬件结构

摘要：

H.264中的帧内预测是宏块解码的一部分,用来去除当前图像中的空间冗余,提高编码效率.本文根据帧内预测的特点,提出了一种合并运算的可重构硬件解码结构,将不同预测模式的相同运算进行整合,提高硬件模块的可重用性,在压缩硬件面积的同时,保证帧内预测的解码效率.基于上述方法实现的帧内预测模块已经通过了RTL级仿真和综合,在133MHz时钟频率下能够满足Baseline档次30帧/秒,分辨率为352x288视频序列的实时编解码对质量和速度的要求,被应用于符合H.264标准的网络视频会议平台中.

关键词：H.264、帧内预测、VLSI

所属期刊栏目：25

分类号：TN492(微电子学、集成电路（IC）)

在线出版日期：2009-04-03（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：286-287,301