10.3969/j.issn.1008-0570.2008.35.008
嵌入式CPU指令Cache的设计与实现
针对嵌入式CPU指令处理速度与存储器指令存取速度不匹配问题,本文基于FPGA设计并实现了可以有效解决这一问题的指令Cache.根据嵌入式五级流水线CPU特性,所设计指令Cache的地址映射方式采用需要资源较少的直接映射(Direct Mapping),替换算法采用速度较快的先进先出(FIFO);使用VHDL实现指令Cache;对所设计指令Cache进行功能仿真和时序仿真并给出功能仿真结果.仿真结果表明了所设计指令Cache的有效性.
FPGA、高速缓存、直接映射、先进先出
24
TP332.3(计算技术、计算机技术)
广西区教育厅项目2006105950812D08;广西区研究生教育创新计划资助项目《基于开放网格服务的文件共享系统研究与应用》
2009-03-13(万方平台首次上网日期,不代表论文的发表时间)
共3页
20-22