DVB中高效BCH解码器的ASIC实现

摘要：

介绍了数字电视广播(DVB)系统中BCH(762,752)解码器的设计及ASIC实现,提出了一种高效多功能的解码方法,并在XILINX公司的Viaex4器件上实现了验证.BCH解码器的系统级利用算法仿真对解码器作性能评估:采用VerilogHDL描述其硬件功能,对RTL级进行仿真、测试、一致性验证、综合和优化,解决了多时钟、亚稳态、毛刺以及测试覆盖率不全的问题.

关键词：数字电视广播(DVB)、BCH解码器、专用集成电路、VerUogHDL、综合和优化

所属期刊栏目：24

分类号：TN919

在线出版日期：2009-02-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：292-293,296