适用于流水线ADC采样保持电路的设计

摘要：

文章介绍了一种适用于10位40MS/s流水线AID转换器的采样/保持(S/H)电路.整个电路的设计基于TSMC的0.25um工艺,在电源电压为2.5V的情况下,采样信号全差分幅度为1V.通过采用全差分flip-around结构,而非传统的电荷传输构架,因而在同等精度下,大大降低了功耗.为了达到高精度,高采样速率的要求,该S/H电路采用高增益,宽带宽的的两级运算放大器.

关键词：采样保持电路、运算放大器、流水线式A/D转换器

所属期刊栏目：24

分类号：TN47(微电子学、集成电路（IC）)

在线出版日期：2009-01-06（万方平台首次上网日期，不代表论文的发表时间）

页数：共2页

页码：146-147