10.3969/j.issn.1008-0570.2008.28.028
双DSP结构的捷联控制与解算系统设计
设计了基于双DSP结构的捷联控制与解算系统.该系统以高性能的浮点处理器TMS320VC33作为捷联系统实时解算的核心,以TMS320VC5402作为通道控制、数据采集的控制核心.并结合FPGA的组合逻辑和时序逻辑,构成了高集成度的嵌入式系统.该系统具有采样速度快、浮点处理精度高、稳定性好等特点.可以充分满足捷联导航系统的要求.
捷联惯导系统、DSP、FPGA、HPI
24
V249.3(航空仪表、航空设备、飞行控制与导航)
2009-01-06(万方平台首次上网日期,不代表论文的发表时间)
共3页
66-68