高速CMOS锁存比较器的设计

摘要：

本文设计了一款用于△-∑调制器的高增益高速CMOS锁存比较器.在两相互不交叠时钟的控制下,采用四级前置放大器完成对输入信号的采样、放大,高增益提高了比较器的精度并抑制了踢回噪声,采用正反馈的锁存器提高了比较的速度.采用一种新颖的共模反馈电路实现了对输出共模电平的稳定,并采用有效的措施限制了前级放大的差分输出摆幅.设计中采用高速度、传输延时较小的推挽输出,降低了整体功耗.

关键词：锁存比较器、踢回噪声、共模反馈、失调电压

所属期刊栏目：24

分类号：TP332.2(计算技术、计算机技术)

资助基金：浙江省科技厅引进消化吸收再创新重大项目基金"低功耗D类音频功率放大器芯片设计"2006C14036

在线出版日期：2009-02-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：255-257