10.3969/j.issn.1008-0570.2008.26.061
基于FPGA/CPLD的嵌入式VGA显示系统
本文介绍了基于FPGA/CPLD的嵌入式VGA显示系统的设计,详细讨论了用VHDL设计行场扫描时序的方法,这种设计方法稍作改动便可产生任意行场扫描时序,具有很好的移植性.该显示系统已成功地在雷达图形显示系统中使用,且显示器的分辨率达到了1280*1024,刷新频率为60 Hz.
嵌入式、VHDL、FPGA、CPLD、VGA显示
24
TP302(计算技术、计算机技术)
湖北省教育厅科学研究计划项目2003A006湖北省教育厅
2009-02-10(万方平台首次上网日期,不代表论文的发表时间)
共3页
146-148