IEEE802.11a下Viterbi译码器仿真与实现

摘要：

针对IEEE802.11a协议物理层高速卷积码解码器最高54M速率的需求,设计了高速Viterbi译码器.首先提出一种新型基四的Viterbi译码算法,采用大量存储器代替运算逻辑单元,提高速度;同时对回溯算法也作了改进,使用IP核双口RAM完成高速回溯.接着通过算法仿真完成算法的验证,采用优化的硬件实现方案,以64路全并行结构完成了高速基四算法的Viterbi译码器的设计,并将该设计应用到实际工程中.

关键词：维特比、判决方式、回溯长度、全并行、基四算法

所属期刊栏目：24

分类号：TN911

资助基金：《融入MIMO技术的IEEE802.11a/b/ag WLAN芯片》项目来源:江苏省科技成果转化专项资金项目BA2006076颁发单位:江苏省科技厅;项目名称: 《融入MIMO技术的IEEE80211ab/gWLAN基带芯片》

在线出版日期：2008-10-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：242-244,168