基于CSD编码的16位并行乘法器的设计

摘要：

文中介绍了二进制数的CSD(Canonic Signed-Digit)编码技术;针对目前CSD编码大都是用软件预先求得或基于查找表实现,本文设计了一种有/无符号二进制数的CSD码快速转换的电路结构,其速度快、占用资源少.该编码电路用于乘法器中可以减少一半的部分积数目,文中设计了一种16位有/无符号的乘法器,其采用了Wallace加法树和超前进位加法器,整个设计用Verilog HDL语言实现了RTL描述,并在Altera公司的FPGA上进行了实验验证,结果表明该乘法器是可行性的.

关键词：乘法器、CSD编码、Wallace树、超前进位加法器、FPGA

所属期刊栏目：24

分类号：TP301.6(计算技术、计算机技术)

资助基金：吉林省与中国科学院科技合作资金项目项目名称:高清晰LED大屏幕数字电视2005SYH20010

在线出版日期：2008-10-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：75-76,26