10.3969/j.issn.1008-0570.2008.20.118
一种基于PWM的CMOS数据接口电路设计
给出了一个基于0.25m标准CMOS工艺的高速数据接口电路.采用PWM(脉宽调制)技术和PLL(锁相环路)结构,降低了CRC(时钟恢复电路)的复杂程度.系统数据传输速达到400Mbps.适于接口数目有限.时钟恢复电路尽可能简单的电路系统.对实现片上IP核之间、乃至芯片之间的互连有参考意义.
脉宽调制、锁相环路、时钟恢复
24
TN702(基本电子电路)
江西省教育厅科技项目2002JYKJ18
2008-10-16(万方平台首次上网日期,不代表论文的发表时间)
共3页
295-297