10.3969/j.issn.1008-0570.2008.20.093
基于FPGA流水线CPU控制器的设计与实现
针对MIPS CPU流水线工作过程产生的数据相关,本文基于FPGA设计并实现了一种能有效解决数据相关的硬布线控制器.基于旁路方法,在控制器中对译码段、执行段和访存段进行有效的检测,并将检测信号合成为旁路控制信号,然后由旁路模块实现数据前推功能;使用VHDL实现控制器的设计;在FPGA平台上对控制器进行仿真验证,并给出CPU测试程序的仿真结果.结果表明:所设计的控制器能有效协调流水段工作,解决由数据相关产生的断流问题.
FPGA、硬布线、流水线、数据相关、旁路
24
TP332.3(计算技术、计算机技术)
2008-10-16(万方平台首次上网日期,不代表论文的发表时间)
共3页
233-235