10.3969/j.issn.1008-0570.2008.20.090
基于CPLD的FIR数字滤波器的设计与仿真
使用查找表作为滤波器的硬件实现算法,采用硬件描述语言(VHDL)和层次化、模块化的设计方法,对整个数字滤波器进行多层次功能模块的划分,完成了各个层次模块的设计,并将所有模块进行组合,设计了并行和串行有限长脉冲响应(FIR)数字滤波器.使用MAX+PLUS Ⅱ软件进行各层次功能模块的设计输入、设计处理和校验,用波形编辑器绘制了仿真的时序波形图.将事先编写好的VHDL程序编译后,下载到目标器件上.整个设计过程在计算机上调试,灵活方便,设计周期很短.
FIR数字滤波器、并行、串行、CPLD、查找表
24
TF331.2(冶金机械、冶金生产自动化)
2008-10-16(万方平台首次上网日期,不代表论文的发表时间)
共3页
227-228,212