10.3969/j.issn.1008-0570.2008.18.079
基于RocketIO的高速串行协议设计与实现
采用Xilinx公司Virtex-Ⅱ Pro系列FPGA内嵌得SERDES模块--RocketIO作为高速串行协议的物理层,利用其8B/10B的编解码和串化、解串功能,实现了两板间基于数据帧的简单高速串行传输,并在ISE环境中对整个协议进行了仿真,当系统频率为100MHz,串行速率在2Gbps时,在验证板上用chipscope抓取的数据表明能够实现两板间数据的高速无误串行传输.
RocketIO、高速串行传输、SERDES、协议
24
TP274(自动化技术及设备)
自然科学基金033JJY3097湖南省自然科学基金资助项目08JJ3128
2008-09-01(万方平台首次上网日期,不代表论文的发表时间)
共3页
196-197,227