10.3969/j.issn.1008-0570.2008.17.098
基于FPGA的HDB3编解码器设计
分析了HDB3编解码原理,提出了一种适合于在现场可编程门阵列FPGA上实现的HDB3编译码器的硬件实现方案,在FPGA上完成了布局布线和时序仿真,最后给出了仿真和实验结果.结果表明该方案切实可行,编译码器运行稳定可靠,已用于实际项目中.
HDB3编解码、FPGA、VHDL
24
TN911.1
广东省科技计划项目2005810201015
2008-09-01(万方平台首次上网日期,不代表论文的发表时间)
共3页
236-238