10.3969/j.issn.1008-0570.2008.17.094
一种高档FPGA可重构配置方法
在多模式导航接收机中,FPGA可重构技术能将硬件资源进行时分复用,从而大大降低系统的复杂性和成本.在对高档FPGA可重构技术深入研究的基础上,设计了用CPLD+FLASH对FPGA进行重构配置的硬件电路,给出了对CPLD进行硬件描述的Verilog HDL程序,结果表明该方法是可行的.
FPGA、可重构、多模接收机、Verilog’HDL
24
TN99
国防预研基金资助项目
2008-09-01(万方平台首次上网日期,不代表论文的发表时间)
共3页
226-227,230