PLD与AVR总线通信接口VHDL设计与实现

摘要：

可编程逻辑器件(PLD)在嵌入式系统中的应用越来越广泛.文中针对PLD与高速嵌入式单片机AVR间的通信,设计了一种采用读写方式的总线接口模块,用硬件编成语言VHDL在Ahera公司的Max II系列器件EPM570中实现,通过仿真验证其能够完全满足通信功能;并简要介绍了PLD开发的流程.

关键词：可编成逻辑器件、AVR、VHDL、总线

所属期刊栏目：24

分类号：TF302(冶金机械、冶金生产自动化)

资助基金：教育部科学技术研究重点项~104086

在线出版日期：2008-09-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：223-225