H.264中高吞吐量算术编码器的FPGA实现

摘要：

H.264是国际上最新、最有前途的视频压缩标准,基于上下文的二进制算术编码器(CABAc)是H.264中一种高效的熵编码器,但其算法比较复杂,吞吐量不高.为此,提出了一种高吞吐量算术编码器的电路结构.在递归过程中,通过对两个符号的同时处理而提高吞吐量,从而提高编码速度.整体的电路采用流水线结构,该结构在spartan3 FPGA上实现,编码速度达到2bits/cycle,最高的时钟频率可达67.5MHz.

关键词：H.264、算术编码、FPGA、流水线

所属期刊栏目：24

分类号：TN919.81

资助基金：福建省科技厅集成电路IC技术平台建设2003Q013

在线出版日期：2008-09-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：216-218