10.3969/j.issn.1008-0570.2008.17.089
基于FPGA快速A律压缩编码的设计与实现
本文针对A律13折线法的算法特点,提出一种并行数据处理算法,实现了编码的流水线操作.运用VHDL语言将其在FPGA中实现,借助quartus II6.0平台进行验证,并对验证结果进行分析,评估了系统的性能,证实了该算法的优越性和高效性.
律压缩编码、FPGA、VHDL
24
TP311(计算技术、计算机技术)
2008-09-01(万方平台首次上网日期,不代表论文的发表时间)
共3页
214-215,260