10.3969/j.issn.1008-0570.2008.14.074
基于FPGA的TDICCD驱动时序设计
在分析TDICCD器件驱动时序关系的基础上.设计了可选积分级数的驱动时序发生器.作为卫星上的有效载荷.TDIC-CD成像系统可以根据不同的光照条件及探测分辨率的需求,选择不同积分级数,提高成像系统的灵敏度.选用现场可编程门阵列(FPGA)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行硬件描述,采用Quartus Ⅱ对所设计的驱动时序发生器进行了仿真.系统测试结果表明.所研制的驱动时序发生器可以满足TDICCD驱动要求.
TDICCD、时序、现场可编程门阵列(FPGA)
24
TN386.5(半导体技术)
国家863-708基金项目项目2002AA782011
2008-07-22(万方平台首次上网日期,不代表论文的发表时间)
共3页
174-176