数字跳频快速同步方案设计与FPGA实现

摘要：

本文设计了一种全数字高效的跳频同步方法,详细介绍了其基于FPGA硬件平台的实现方案.此方案采用了快速出局捕获和计数跟踪的方法,并用Verilog HDL进行电路描述.后仿真验证表明,在信噪比为-12dB的情况下仍能在短时间内达到精确同步.该方案具有抗干扰能力强,捕获时间短,结构简单等优点.在跳频通信中具有广泛的应用前景.

关键词：跳频、同步、FPGA

所属期刊栏目：24

分类号：TN914.41

资助基金：国家自然科学基金项目60171037

在线出版日期：2008-07-22（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：169-170,176