基于当代DRAM结构的存储器控制器设计

摘要：

存储器带宽以及延迟与3D架构(体、行、列)特点的DRAM芯片的存取方式紧密相关.连续访问一行的不同列与连续访问一体的不同行其带宽存在数量级的差异.本文介绍一种存储器控制器设计,一项依靠重排序存储器存取访问的顺序来挖掘3D存储器架构局部性的技术.

关键词：3D架构、存储器控制器、局部性

所属期刊栏目：24

分类号：TP368(计算技术、计算机技术)

在线出版日期：2008-07-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共2页

页码：305-306