10.3969/j.issn.1008-0570.2008.11.080
基于FPGA的视频压缩系统预处理模块设计
在视频压缩系统中,视频解码器输出的BT.656数据流不便于TMS320C6416等通用DSP直接进行处理.本文介绍了一种基于FPGA+DSP构架的视频采集方案,通过对FPGA的灵活配置,对输入的BT.656格式视频信号进行预处理和缓冲.系统采用TI的TMS320C6416作为核心DSP,实现了高可靠性的视频压缩.
FPGA、TMS320C6416、ADV7181B、BT.656、视频压缩
24
TN941
2008-07-21(万方平台首次上网日期,不代表论文的发表时间)
共3页
195-197